AM3352BZCZA100
особливості
До 1 ГГц Sitara™ ARM® Cortex®
-A8 32-розрядний процесор RISC
– Співпроцесор NEON™ SIMD
– 32 КБ інструкцій L1 і 32 КБ кешу даних з одноразовою помилкою
виявлення
– 256 КБ кешу L2 із кодом виправлення помилок (ECC)
– 176 КБ ПЗУ для завантаження на мікросхемі
– 64 КБ виділеної оперативної пам’яті
– Емуляція та налагодження – JTAG
– Контролер переривань (до 128 запитів на переривання)
Внутрішня пам'ять (спільна оперативна пам'ять L3)
– 64 КБ оперативної пам’яті контролера пам’яті загального призначення (OCMC).
– Доступно всім майстрам
– Підтримує збереження для швидкого пробудження
Інтерфейси зовнішньої пам'яті (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Контролер
– mDDR: тактова частота 200 МГц (швидкість передачі даних 400 МГц)
– DDR2: тактова частота 266 МГц (швидкість передачі даних 532 МГц)
– DDR3: тактова частота 400 МГц (швидкість передачі даних 800 МГц)
– DDR3L: тактова частота 400 МГц (швидкість передачі даних 800 МГц)
– 16-бітна шина даних
– 1 ГБ загального адресного простору
– Підтримує одну конфігурацію пристроїв пам’яті x16 або дві x8
– Контролер пам’яті загального призначення (GPMC)
– Гнучкий 8- і 16-бітний асинхронний інтерфейс пам’яті з вибором до семи мікросхем (NAND, NOR, Muxed-NOR, SRAM)
– Використовує код BCH для підтримки 4-, 8- або 16-бітного ECC
– Використовує код Хеммінга для підтримки 1-бітного ECC
– Модуль пошуку помилок (ELM)
– Використовується в поєднанні з GPMC для визначення адреси помилок даних із поліномів синдрому, згенерованих за допомогою алгоритму BCH
– Підтримує 4-, 8- та 16-біт на 512-байтний блок помилок на основі алгоритмів BCH
Підсистема програмованого пристрою реального часу та підсистема промислового зв'язку (PRU-ICSS)
– Підтримує такі протоколи, як EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ тощо
– Два програмованих блоки реального часу (PRU)
– 32-розрядний процесор RISC для завантаження/збереження, здатний працювати на частоті 200 МГц
– 8 КБ оперативної пам’яті інструкцій із виявленням одиночної помилки (парність)
– 8 Кбайт оперативної пам’яті даних із виявленням однієї помилки (парність)
– Одноцикловий 32-розрядний множник з 64-розрядним акумулятором
– Розширений модуль GPIO забезпечує підтримку ShiftIn/Out і паралельну фіксацію зовнішнього сигналу
– 12 КБ спільної оперативної пам’яті з виявленням однієї помилки (парність)
– Три 120-байтні банки регістрів, доступні кожному PRU
– Контролер переривань (INTC) для обробки вхідних подій системи
– Локальна міжсистемна шина для підключення внутрішніх і зовнішніх майстрів до ресурсів усередині PRU-ICSS
– Периферійні пристрої всередині PRU-ICSS:
– Один порт UART із контактами керування потоком,
Підтримує до 12 Мбіт/с
– Один модуль покращеного захоплення (eCAP).
– Два порти MII Ethernet, які підтримують Industrial
Ethernet, наприклад EtherCAT
– Один порт MDIO
Модуль живлення, скидання та керування годинником (PRCM).
– Керує входом і виходом із режимів очікування та глибокого сну
– Відповідає за послідовність сну, послідовність вимкнення домену живлення, послідовність пробудження та послідовність увімкнення домену живлення
– Годинники
– Вбудований високочастотний діапазон від 15 до 35 МГц
Осцилятор, який використовується для створення еталонного тактового сигналу для різних системних і периферійних тактових сигналів
– Підтримує ввімкнення та вимкнення індивідуального годинника
Контроль підсистем і периферійних пристроїв
Сприяти зниженому енергоспоживанню
– П’ять ADPLL для генерації тактової частоти системи
(Підсистема MPU, інтерфейс DDR, USB і периферійні пристрої [MMC і SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
